AI注目記事のキュレーターページ

現代のチップ設計の複雑さは増す一方で、エンジニアリングチームはますます高度なCPU、GPU、AIシステムの開発に取り組んでいます。この課題に対処するために、NVIDIAは業界のリーダーであるCadenceとSynopsysと協力し、NVIDIA Vera CPU向けの重要な電子設計自動化（EDA）アプリケーションを最適化しています。NVIDIAは、次世代CPUとGPUの開発に使用されるEDAワークフロー全体にVeraを展開しており、高性能CPUアーキテクチャが業界の最も要求の厳しいエンジニアリング作業負荷を加速する方法を示しています。

チップ生産のペースが重要であり、EDA作業負荷の向上が業界技術の進展を促進します。シミュレーション、検証、実装技術は半導体開発において中心的な役割を果たします。チップが製造に至る前に、エンジニアは行動を検証し、コーナーケースを特定し、何千回もの反復を通じて設計を洗練するために数年を費やします。

GPUとAIはチップ設計の多くの側面を加速していますが、いくつかの重要なEDA作業負荷は依然としてCPUの性能に大きく依存しています。論理シミュレーション、形式検証、デジタル実装の一部は、迅速な個別コア、効率的なメモリシステム、強力な全体スループットに依存しています。これにより、CPUアーキテクチャはエンジニアリングチームが設計を検証し、代替案を探求し、製品をテープアウトに向けて進める速度を決定する重要な要素となります。

NVIDIAの初期テストには、いくつかの主要なEDAアプリケーションが含まれており、Veraが現代のチップ設計の最も計算集約的な2つのステージを加速する能力を示しています。Cadence Jasperは、設計サイクルの初期にバグを見つけ修正し、検証生産性を向上させるためにスマートプルーフ技術と機械学習を使用しています。Synopsys VCSは、複雑なチップ設計を製造前にシミュレーションおよび検証するための高性能機能検証ソリューションで、テストでは同じ数のコアを使用しました。両方のアプリケーションは、選択された作業負荷で最大1.5倍の性能向上を示しました。

NVIDIAは、将来のNVIDIAプロセッサを作成するためのEDAワークフロー全体にVeraを展開しています。Veraは、88のカスタムNVIDIA Olympus CPUコア、高効率LPDDR5Xメモリサブシステム、強力なコアごとのパフォーマンス、高いメモリ帯域幅、一貫した低遅延を提供するために設計された第2世代NVIDIAスケーラブルコヒーレントファブリックを組み合わせています。これらの機能は、レイテンシに敏感なジョブと大規模な回帰テストを混在させる作業負荷にとって特に重要です。迅速な実行は個々の検証ランを短縮し、より高いスループットはエンジニアがより多くの設計代替案を評価し、同じ開発ウィンドウ内でより多くの検証を完了することを可能にします。

NVIDIAは、次世代のRosa CPUをNVIDIA Rigelコアで駆動し、CPUロードマップ全体で主要なEDAアプリケーションを最適化し続ける計画です。NVIDIAは、将来のNVIDIA CPUとGPUの設計にNVIDIA CPUを使用することで、シリコン設計、ソフトウェア最適化、システムエンジニアリングの間に継続的なフィードバックループを作成し、各世代が次の世代の構築を助けています。